1.防止FPGA设计中综合后的讯号被优化

      wire[7:0] data\_in/\* synthesis keep=”1″ \*/;